systemverilog interface

普通的模块使用法：注意我们这里只实现了部分功能。。。。不是完全的读写模块。。。。 module mem_core( input logic ...